• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的一個方式的目的之一是縮小電路面積。一種儲存裝置，該儲存裝置包括藉由比較儲存在儲存單元中的第一資料和作為檢索資料的第二資料來判斷第一資料的內容的儲存單元，該儲存單元包括：藉由成為導通狀態來控制第一資料的寫入並藉由成為截止狀態來控制所述第一資料的保持的第一電晶體；源極和汲極中的一方的電位為第二資料的電位，且閘極的電位為第一資料的電位的第二電晶體；以及其導電型與第二電晶體的導電型相反，源極和汲極中的一方與第二電晶體的源極和汲極中的另一方電連接，且閘極的電位為第一資料的電位的第三電晶體。
    公开号:TW201301285A
    申请号:TW101119960
    申请日:2012-06-04
    公开日:2013-01-01
    发明作者:Daisuke Matsubayashi
    申请人:Semiconductor Energy Lab；
    IPC主号:G11C5-00
    专利说明:
    儲存裝置
    本發明的一個方式係關於一種儲存裝置。
    近年來，一直對能夠改寫資料的儲存裝置進行開發。
    作為上述儲存裝置，例如可以舉出內容定址記憶體等。
    內容定址記憶體是不僅能夠改寫資料而且能夠比較儲存在儲存單元中的資料和檢索資料的儲存裝置。
    內容定址記憶體例如被用於集聯(set associative)方式的高速緩衝記憶體等。集聯方式是由多個標籤(tag)構成的資料儲存結構，並且作為該標籤使用內容定址記憶體。藉由將內容定址記憶體用於上述高速緩衝記憶體，可以高速地進行CPU與高速緩衝記憶體之間的資料通信。
    另外，內容定址記憶體中的儲存單元例如使用儲存資料的儲存電路、對儲存在該儲存電路中的資料(也稱為儲存資料或資料Dm)和檢索資料(也稱為資料Dsch)進行比較的多個比較電路構成(例如，專利文獻1)。
    在專利文獻1中，使用SRAM(Static Random Access Memory：靜態隨機存取記憶體)構成儲存電路。
    [專利文獻1]日本專利申請公開第2004-295967號公報
    習知的內容定址記憶體存在各儲存單元中的電路面積大的問題。例如，在專利文獻1所示的內容定址記憶體中，構成儲存電路的電晶體個數多，即六個，因此電路面積也大。
    另外，習知的內容定址記憶體存在由於截止狀態下的電晶體的洩漏電流而在儲存單元中保持儲存資料的時間短的問題。例如，在專利文獻1所示的內容定址記憶體中，當停止電力供應時，因電晶體的洩漏電流等而資料消失。因此，需要繼續供應電力或將資料另行保存在非揮發性記憶體，不管是上述哪一種情況都花費電力。
    本發明的一個方式的課題之一是縮小電路面積和降低耗電量中的一者或兩者。
    在本發明的一個方式中，使用控制儲存單元中的資料的寫入和保持的電晶體及根據儲存資料值和檢索資料值而成為導通狀態或截止狀態的電晶體構成能夠儲存資料並藉由比較儲存資料和檢索資料來判斷儲存資料的內容的儲存單元，從而減少儲存單元中的電晶體數，由此縮小電路面積。
    另外，在本發明的一個方式中，藉由作為上述控制資料的寫入及保持的電晶體使用截止電流低的電晶體，來降低截止狀態下的電晶體的洩漏電流，從而使儲存單元中的資料保持期間長。
    本發明的一個方式是一種儲存裝置，該儲存裝置包括藉由比較儲存在儲存單元中的第一資料和作為檢索資料的第二資料來判斷第一資料的內容的儲存單元，其中，該儲存單元包括：通道寬度每1μm的截止電流為10aA以下，且藉由成為導通狀態來控制第一資料的寫入並藉由成為截止狀態來控制所述第一資料的保持的第一電晶體；源極和汲極中的一方的電位為第二資料的電位，且閘極的電位為第一資料的電位的第二電晶體；以及其導電型與第二電晶體的導電型相反，源極和汲極中的一方與第二電晶體的源極和汲極中的另一方電連接，且閘極的電位為第一資料的電位的第三電晶體。
    在上述本發明的一個方式的儲存裝置中，第一電晶體也可以包括形成有通道的氧化物半導體層。
    藉由本發明的一個方式可以減少儲存單元中的電晶體個數，從而縮小電路面積。另外，藉由本發明的一個方式可以使儲存單元中的資料保持期間長，從而可以降低耗電量。
    以下，參照圖式本發明的實施方式的一個例子。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實就是實施方式的內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不限定在下述實施方式所記載的內容中。
    另外，各實施方式的內容可以彼此適當地組合。此外，各實施方式的內容可以彼此替換。
    另外，為了避免構成要素的混同，附加“第一”、“第二”等序數詞，各構成要素的個數不侷限於序數詞的數目。 實施方式1
    在本實施方式中，對能夠進行檢索資料和所儲存的資料的比較的儲存裝置的例子進行說明。
    使用圖1對本實施方式中的儲存裝置的例子進行說明。
    圖1所示的儲存裝置具備儲存單元100。
    儲存單元100藉由比較儲存在儲存單元100中的資料Dm和檢索資料Dsch判斷資料Dm的內容。
    另外，儲存單元100具備電晶體111、電晶體112和電晶體113。
    電晶體111控制資料Dm的寫入及保持。
    作為電晶體111，例如可以使用截止電流低的電晶體。此時，電晶體111的通道寬度每1μm的截止電流為10aA(1×10-17A)以下，較佳地為1aA(1×10-18A)以下，更佳地為10zA(1×10-20A)以下，進一步佳地為1zA(1×10-21A)以下，再進一步佳地為100yA(1×10-22A)以下。
    作為上述截止電流低的電晶體，例如可以使用能隙比矽寬，例如2eV以上，較佳地為2.5eV以上，更佳地為3eV以上且包括形成有通道的半導體層的電晶體。作為上述能隙寬的電晶體，例如可以使用包括形成有通道的氧化物半導體層的場效應電晶體等。
    電晶體112根據資料Dm及資料Dsch的值成為導通狀態(也稱為狀態ON)或截止狀態(也稱為狀態OFF)。
    電晶體112的源極和汲極中的一方的電位成為資料Dsch，而電晶體112的閘極的電位成為資料Dm。例如，電晶體112的閘極與電晶體111的源極或汲極電連接。
    電晶體113根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體113的源極和汲極中的一方的電位成為資料Dsch的反轉資料，而電晶體113的閘極的電位成為資料Dm。
    另外，例如電晶體113的源極和汲極中的另一方與電晶體112的源極和汲極中的另一方電連接，並且電晶體113的閘極與電晶體111的源極或汲極電連接。
    作為電晶體112及電晶體113，例如可以使用包括形成有通道並含有屬於元素週期表中的第14族的半導體(矽等)的半導體層的電晶體等。
    在圖1所示的儲存裝置中，根據電晶體112的源極和汲極中的另一方與電晶體113的源極和汲極中的另一方的連接部分(也稱為節點)的電位而設定表示儲存單元100中的比對結果的資料值。
    注意，一般地，電壓是指某兩個點之間的電位的差(也稱為電位差)。但是，因為電壓及電位的值有時在電路圖等中都以伏特(V)表示，所以難以將它們區別開來。因此，在本說明書中，除了特別指定的情況以外，有時將某一點的電位與成為基準的電位(也稱為參考電位)的電位差用作該一點的電壓。
    接著，作為本實施方式中的儲存裝置的驅動方法的例子，對圖1所示的儲存裝置的驅動方法的例子進行說明。
    首先，對資料的寫入工作進行說明。在圖1所示的儲存裝置的驅動方法的例子中，在儲存單元100中，使電晶體111處於導通狀態。
    此時，由資料信號決定電晶體112及電晶體113的閘極的電位，即資料Dm的值。由此，對儲存單元100重新寫入資料。然後，藉由使電晶體111處於截止狀態來保持資料Dm的值。在此，作為一個例子，資料信號採用成為高電平(也稱為電位H)及低電平(也稱為電位L)的二進位數字字信號，並且高電平時的資料信號的電位表示為資料1，而低電平時的資料信號的電位表示為資料0。另外，不侷限於此，也可以採用高電平時的資料信號的電位表示資料0且低電平時的資料信號的電位表示資料1的結構。
    另外，由資料信號決定電晶體112的源極和汲極中的一方的電位，即資料Dsch的值。
    接著，對資料的比較工作進行說明。另外，對資料Dm和資料Dsch進行比較。此時，電晶體112及電晶體113的狀態分別根據資料Dm和資料Dsch的值而發生變化。因此，根據上述變化可以判斷資料Dm的值。另外，在設定資料Dsch的值之前，將電晶體112的源極和汲極中的另一方與電晶體113的源極和汲極中的另一方的連接部分的電位設定為與低電平的資料信號同等的值。
    例如，在電晶體112為N通道型電晶體，電晶體113為P通道型電晶體，且電晶體113的源極和汲極中的另一方的電位為資料Dsch的反轉資料(inverted data)的情況下，當資料Dm的值與資料Dsch的值一致時，可以將電晶體112的源極和汲極中的另一方與電晶體113的源極和汲極中的另一方的連接部分的電位設定為與高電平的資料信號的電位同等的值。因此，根據電晶體112的源極和汲極中的另一方與電晶體113的源極和汲極中的另一方的連接部分的電位值是否發生變化而可以判斷資料Dm的值是否與資料Dsch的值一致。
    以上對圖1所示的儲存裝置的驅動方法的例子進行了說明。
    如使用圖1所說明的那樣，在本實施方式中的儲存裝置的一個例子中，可以使用第一至第三電晶體(例如，電晶體111至電晶體113)構成能夠藉由比較儲存在儲存單元中的資料和檢索資料來判斷所儲存的資料的儲存單元。
    另外，作為本實施方式中的儲存裝置的一個例子，例如藉由使用第一電晶體代替SRAM等儲存裝置將資料儲存在儲存單元中，與習知的儲存裝置相比，可以減少儲存單元的元件數，從而可以縮小電路面積。
    另外，在本實施方式中的儲存裝置的一個例子中，藉由作為第一電晶體使用截止電流低的電晶體，可以使資料的保持期間長，而不需要另行設置電容元件。因此，可以減少儲存單元的元件數，從而可以縮小電路面積。另外，可以降低耗電量。 實施方式2
    在本實施方式中，對能夠判斷所儲存的資料是否與檢索資料一致的儲存裝置的例子進行說明。
    圖2A所示的儲存裝置具備儲存單元200、資料信號線SIG1、資料信號線SIG2以及選擇信號線SEL1。
    儲存單元200藉由比較儲存在儲存單元200中的資料Dm和檢索資料Dsch判斷資料Dm的內容。
    再者，儲存單元200具備電晶體211、電晶體212、電晶體213以及電晶體214。
    電晶體211控制對儲存單元200的資料的寫入及保持。
    電晶體211的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體211的閘極與選擇信號線SEL1電連接。
    作為電晶體211，例如可以使用上述實施方式1所示的能夠用於電晶體111的截止電流低的電晶體。
    電晶體212對應資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體212的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體212的閘極與電晶體211的源極和汲極中的另一方電連接。另外，電晶體212的源極和汲極中的一方的電位成為資料Dsch，並且電晶體212的閘極的電位成為資料Dm。注意，不需要必須將電晶體212的源極和汲極中的一方電連接到資料信號線SIG1，也可以將電晶體212電連接到與資料信號線SIG1不同的資料信號線。
    電晶體213根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體213的源極和汲極中的一方與資料信號線SIG2電連接，並且電晶體213的源極和汲極中的另一方與電晶體212的源極和汲極中的另一方電連接，並且電晶體213的閘極與電晶體211的源極和汲極中的另一方電連接。另外，電晶體213的源極和汲極中的一方的電位成為資料Dsch的反轉資料，並且電晶體213的閘極的電位成為資料Dm。注意，不需要必須將電晶體213的源極和汲極中的一方電連接到資料信號線SIG2，例如也可以將電晶體213的源極和汲極中的一方電連接到被施加所定的電位的佈線。
    電晶體214根據資料Dm及資料Dsch的比對結果成為導通狀態或截止狀態。
    電晶體214的閘極與電晶體212的源極和汲極中的另一方及電晶體213的源極和汲極中的另一方電連接。
    作為電晶體212至電晶體214，例如可以使用能夠用於電晶體112及電晶體113的電晶體。
    接著，作為本實施方式中的儲存裝置的驅動方法的例子，對圖2A所示的儲存裝置的驅動方法的例子進行說明。在此，作為一個例子，說明電晶體211、電晶體212及電晶體214為N通道型電晶體且電晶體213為P通道型電晶體時的情況。
    首先，對資料的寫入工作進行說明。在圖2A所示的儲存裝置的驅動方法的例子中，在儲存單元200中，利用藉由選擇信號線SEL1輸入的選擇信號來使電晶體211處於導通狀態。
    此時，利用藉由資料信號線SIG1輸入到儲存單元200的資料信號設定電晶體212及電晶體213的閘極的電位，即資料Dm的值。由此，對儲存單元200重新寫入資料。然後，藉由使電晶體211處於截止狀態來保持資料Dm的值。另外，在此，作為一個例子，資料信號採用成為高電平及低電平的二進位數字字信號，並且高電平時的資料信號的電位表示資料1，而低電平時的資料信號的電位表示資料0。
    另外，藉由利用資料信號設定資料信號線SIG1的電位來設定資料Dsch的值。此時，資料信號線SIG2的電位也利用藉由資料信號線SIG2輸入的資料信號設定為資料Dsch的反轉資料。
    接著，對資料的比較工作進行說明。另外，對資料Dm和資料Dsch進行比較。此時，電晶體212及電晶體213的狀態分別根據資料Dm的值和資料Dsch的值而發生變化。因此，根據上述變化可以判斷資料Dm的內容。另外，在設定資料Dsch的值之前，預先將電晶體214的閘極的電位(電位Vx)設定為與低電平時的資料信號同等的值。
    例如，如圖2B所示，當資料Dm的值為0且資料Dsch的值為0時，電晶體212成為截止狀態且電晶體213成為導通狀態。此時，因為電晶體214的閘極的電位(電位Vx)成為與高電平時的資料信號同等的值，所以電晶體214成為導通狀態。
    另外，當資料Dm為1且資料Dsch為0時，電晶體212成為導通狀態且電晶體213成為截止狀態。此時，因為電晶體214的閘極的電位(電位Vx)成為與低電平時的資料信號同等的值，所以電晶體214成為截止狀態。
    另外，當資料Dm為0且資料Dsch為1時，電晶體212及電晶體213成為截止狀態。此時，因為電晶體214的閘極的電位成為與低電平時的資料信號同等的值，所以電晶體214成為截止狀態。
    另外，當資料Dm為1且資料Dsch為1時，電晶體212成為導通狀態且電晶體213成為截止狀態。此時，因為電晶體214的閘極的電位(電位Vx)成為與高電平時的資料信號同等的值，所以電晶體214成為導通狀態。
    如圖2B所示，在儲存單元200中，當資料Dm的值與資料Dsch的值一致時，電晶體214成為導通狀態。因此，根據電晶體214的閘極的電位值是否發生變化而可以判斷資料Dm的值是否與資料Dsch的值一致。
    上述記載為圖2A所示的儲存裝置的驅動方法的例子的說明。
    另外，當判斷多位資料的內容時，例如如圖3所示，藉由將多個儲存單元200中的電晶體214的每一個的源極或汲極串聯電連接，可以判斷多位資料。此時，將第一級的儲存單元200中的電晶體214的源極和汲極中的一方的電位設定為高電源電位和低電源電位中的一方。另外，藉由設置電晶體203並使電晶體203處於導通狀態，使表示比對結果的資料信號S的電位為高電源電位和低電源電位中的另一方，然後使電晶體203變為截止狀態。另外，可以使高電源電位的值與高電平時的資料信號的值同等，並且可以使低電源電位的值與低電平時的資料信號的值同等。
    在圖3所示的儲存裝置中，利用藉由選擇信號線SEL1輸入的選擇信號來使各儲存單元200中的電晶體211處於導通狀態，利用藉由資料信號線SIG1_1至資料信號線SIG1_j(j為2以上的自然數)及資料信號線SIG2_1至資料信號線SIG2_j輸入的多位資料信號來對各儲存單元200寫入資料，在各儲存單元200中比較資料Dm和資料Dsch，由此設定電晶體214的閘極的電位(電位Vx)的值。此時，當在相同行中的所有儲存單元200中電晶體214成為導通狀態時，即當在所有儲存單元200中資料Dm的值與資料Dsch的值一致時，資料信號S的電位值發生變化。由此，可以判斷多位資料的內容。
    如使用圖2A至圖3所說明的那樣，在本實施方式中的儲存裝置的一個例子中，可以使用第一至第四電晶體(例如，電晶體211至電晶體214)來構成如下儲存單元，該儲存單元藉由比較對照儲存在儲存單元中的資料和檢索資料來判斷它們是否一致。
    另外，作為本實施方式中的儲存裝置的一個例子，例如藉由使用第一電晶體(例如，電晶體211)代替SRAM等儲存裝置將資料儲存在儲存單元中，與習知的儲存裝置相比，可以減少儲存單元的元件數，從而可以縮小電路面積。
    另外，在本實施方式中的儲存裝置的一個例子中，藉由作為第一電晶體使用截止電流低的電晶體，可以使資料的保持期間長，而不需要另行設置電容元件。因此，可以減少儲存單元的元件數，從而可以縮小電路面積。另外，可以降低耗電量。 實施方式3
    在本實施方式中，對能夠判斷所儲存的資料是否與檢索資料一致並能夠讀出資料的儲存裝置的例子進行說明。
    圖4A所示的儲存裝置具備儲存單元300、資料信號線SIG1、資料信號線SIG2、選擇信號線SEL1、選擇信號線SEL2以及資料信號線SIG3。
    儲存單元300藉由比較儲存在儲存單元300中的資料Dm和檢索資料Dsch判斷資料Dm的內容。
    再者，儲存單元300具備電晶體311、電晶體312、電晶體313以及電晶體314。
    電晶體311控制對儲存單元300的資料的寫入及保持。
    電晶體311的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體311的閘極與選擇信號線SEL1電連接。
    作為電晶體311，例如可以使用上述實施方式1所示的能夠用於電晶體111的截止電流低的電晶體。
    電晶體312根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體312的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體312的閘極與電晶體311的源極和汲極中的另一方電連接。另外，電晶體312的源極和汲極中的一方的電位成為資料Dsch，並且電晶體312的閘極的電位成為資料Dm。注意，不需要必須將電晶體312的源極和汲極中的一方電連接到資料信號線SIG1，而也可以將電晶體312電連接到與資料信號線SIG1不同的資料信號線。
    作為電晶體312，例如可以使用場效應電晶體等。
    電晶體313根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體313的導電型與電晶體312相反，電晶體313的源極和汲極中的一方與資料信號線SIG2電連接，電晶體313的源極和汲極中的另一方與電晶體312的源極和汲極中的另一方電連接，並且電晶體313的閘極與電晶體311的源極和汲極中的另一方電連接。另外，電晶體313的源極和汲極中的另一方的電位成為資料Dsch的反轉資料，並且電晶體313的閘極的電位成為資料Dm。注意，不需要必須將電晶體313的源極和汲極中的一方電連接到資料信號線SIG2，例如也可以將電晶體313的源極和汲極中的一方電連接到被施加所定的電位的佈線。
    電晶體314具有選擇是否讀出比對結果的資料的功能。
    電晶體314的源極和汲極中的一方與資料信號線SIG3電連接，電晶體314的源極和汲極中的另一方與電晶體312的源極和汲極中的另一方及電晶體313的源極和汲極中的另一方電連接，並且電晶體314的閘極與選擇信號線SEL2電連接。
    作為電晶體312至電晶體314，例如可以使用能夠用於實施方式1中的電晶體112及電晶體113的電晶體等。
    接著，作為本實施方式中的儲存裝置的驅動方法的例子，對圖4A所示的儲存裝置的驅動方法的例子進行說明。在此，作為一個例子，說明電晶體311、電晶體312及電晶體314為N通道型電晶體且電晶體313為P通道型電晶體時的情況。
    首先，對資料的寫入工作進行說明。在圖4A所示的儲存裝置的驅動方法的例子中，在儲存單元300中，使電晶體311處於導通狀態。
    此時，利用藉由資料信號線SIG1輸入的資料信號設定電晶體312及電晶體313的閘極的電位，即資料Dm的值。由此，對儲存單元300重新寫入資料。然後，藉由使電晶體311處於截止狀態來保持資料Dm的值。另外，在此，作為一個例子，資料信號採用成為高電平及低電平的二進位數字字信號，並且高電平時的資料信號的電位表示資料1，而低電平時的資料信號的電位表示資料0。
    另外，藉由利用資料信號設定資料信號線SIG1的電位來設定資料Dsch的值。此時，資料信號線SIG2的電位也利用藉由資料信號線SIG2輸入的資料信號被設定為資料Dsch的反轉資料的值。
    接著，對資料Dm和資料Dsch進行比較。此時，電晶體312及電晶體313的狀態分別根據資料Dm的值和資料Dsch的值而發生變化。因此，根據上述變化可以判斷資料Dm的內容。另外，在設定資料Dsch的值之前，預先將電晶體314的源極和汲極中的另一方的電位(電位Vx)復位為與低電平時的資料信號同等的值。
    例如，如圖4B所示，當資料Dm的值為0且資料Dsch的值為0時，電晶體312成為截止狀態且電晶體313成為導通狀態。此時，電晶體314的源極和汲極中的另一方的電位(電位Vx)成為與高電平時的資料信號同等的值。
    另外，當資料Dm的值為1且資料Dsch的值為0時，電晶體312成為導通狀態且電晶體313成為截止狀態。此時，電晶體314的源極和汲極中的另一方的電位(電位Vx)成為與低電平時的資料信號同等的值。
    另外，當資料Dm的值為0且資料Dsch的值為1時，電晶體312及電晶體313成為截止狀態。此時，電晶體314的源極和汲極中的另一方的電位(電位Vx)成為與低電平時的資料信號同等的值。
    另外，當資料Dm的值為1且資料Dsch的值為1時，電晶體312成為導通狀態且電晶體313成為截止狀態。此時，電晶體314的源極和汲極中的另一方的電位(電位Vx)成為與高電平時的資料信號同等的值。
    如圖4B所示，在儲存單元300中，當資料Dm的值與資料Dsch的值一致時，電晶體314的源極和汲極中的另一方的電位(電位Vx)成為與高電平時的資料信號同等的值。因此，根據電晶體314的源極和汲極中的另一方的電位值是否發生變化而可以判斷資料Dm的值是否與資料Dsch的值一致。
    再者，也可以從儲存單元300讀出表示比對結果的資料。
    接著，對資料的讀出工作進行說明。當從儲存單元300讀出表示比對結果的資料時，將資料信號線SIG3設定為高電源電位。另外，利用藉由選擇信號線SEL2輸入的選擇信號使電晶體314處於導通狀態。
    此時，因為資料信號線SIG3的電位成為與電晶體314的源極和汲極中的另一方的電位同等的值，所以藉由資料信號線SIG3讀出表示儲存單元300中的資料Dm和資料Dsch的比對結果的資料。
    上述記載為圖4A所示的儲存裝置的驅動方法的例子的說明。
    另外，當判斷多位資料的內容時，例如如圖5所示，藉由將多個儲存單元300中的電晶體314的每一個的源極或汲極並聯電連接，可以判斷多位資料。此時，藉由設置電晶體303且使電晶體303處於導通狀態，將表示比對結果的資料信號S的電位設定為高電源電位或低電源電位，然後使電晶體303變為截止狀態。
    在圖5所示的儲存裝置中，利用藉由選擇信號線SEL1輸入的選擇信號來使各儲存單元300中的電晶體311處於導通狀態，並且利用藉由資料信號線SIG1_1至資料信號線SIG1_j(j為2以上的自然數)及資料信號線SIG2_1至資料信號線SIG2_j輸入的多位資料信號來對各儲存單元300寫入資料。再者，在各儲存單元300中藉由比較資料Dm和資料Dsch來設定電晶體314的源極和汲極中的另一方的電位(電位Vx)的值。再者，將資料信號線SIG3的電位設定為高電源電位或低電源電位，並且利用藉由選擇信號線SEL_2輸入的選擇信號來使各儲存單元300中的電晶體314成為導通狀態，從而根據電晶體314的源極和汲極中的另一方的電位(電位Vx)設定資料信號S的電位的值。此時，當在相同行中的所有儲存單元300中資料Dm的值與資料Dsch的值一致時，資料信號S的電位值不發生變化。由此，可以判斷多位資料的內容。
    如使用圖4A至圖5所說明的那樣，在本實施方式中的儲存裝置的一個例子中，可以使用第一至第四電晶體(例如，電晶體311至電晶體314)來構成如下儲存單元，該儲存單元能夠藉由比較儲存在儲存單元中的資料和檢索資料來判斷它們是否一致。
    另外，作為本實施方式中的儲存裝置的一個例子，例如藉由使用第一電晶體(例如，電晶體311)代替SRAM等儲存裝置將資料儲存在儲存單元中，與習知的儲存裝置相比，可以減少儲存單元的元件數，從而可以縮小電路面積。
    另外，在本實施方式中的儲存裝置的一個例子中，藉由作為第一電晶體使用截止電流低的電晶體，可以使資料的保持期間長，而不需要另行設置電容元件。因此，可以減少儲存單元的元件數，從而可以縮小電路面積。另外，可以降低耗電量。
    另外，在本實施方式中的儲存裝置的一個例子中，可以使用第四電晶體(例如，電晶體314)選擇性地讀出儲存在儲存單元中的資料。因此，即使在多個上述儲存單元配置為矩陣狀的情況下也可以選擇性地讀出所指定的行中的儲存單元的資料，所以與總是一次性地讀出所有儲存單元的資料的情況相比，可以降低耗電量。 實施方式4
    在本實施方式中，對能夠判斷所儲存的資料是否與檢索資料一致並能夠判斷所儲存的資料比檢索資料大還是小的儲存裝置的例子進行說明。
    圖6A所示的儲存裝置具備儲存單元400、資料信號線SIG1、資料信號線SIG2以及選擇信號線SEL1。
    儲存單元400藉由比較儲存在儲存單元400內的資料Dm和檢索資料Dsch判斷資料Dm的內容。
    再者，儲存單元400具備電晶體411、電晶體412、電晶體413、電晶體414、電晶體415、電晶體416以及電晶體417。
    電晶體411控制對儲存單元400的資料的寫入及保持。
    電晶體411的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體411的閘極與選擇信號線SEL1電連接。
    作為電晶體411，例如可以使用上述實施方式1所示的能夠用於電晶體111的截止電流低的電晶體。
    電晶體412根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體412的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體412的閘極與電晶體411的源極和汲極中的另一方電連接。另外，電晶體412的源極和汲極中的一方的電位成為資料Dsch，並且電晶體412的閘極的電位成為資料Dm。
    電晶體413根據資料Dm及資料Dsch的值成為導通狀態或截止狀態。
    電晶體413的源極和汲極中的一方與資料信號線SIG2電連接，並且電晶體413的源極和汲極中的另一方與電晶體412的源極和汲極中的另一方電連接，並且電晶體413的閘極與電晶體411的源極和汲極中的另一方電連接。另外，電晶體413的源極和汲極中的另一方的電位成為資料Dsch的反轉資料，並且電晶體413的閘極的電位成為資料Dm。注意，不需要必須將電晶體413的源極和汲極中的一方電連接到資料信號線SIG2，例如也可以將電晶體413的源極和汲極中的一方電連接到被施加所定的電位的佈線。
    電晶體414根據資料Dm和資料Dsch的比對結果成為導通狀態或截止狀態。
    電晶體414的閘極與電晶體412的源極和汲極中的另一方及電晶體413的源極和汲極中的另一方電連接。
    作為電晶體414，例如可以使用場效應電晶體等。
    電晶體415根據資料Dm和資料Dsch的比對結果成為導通狀態或截止狀態。
    電晶體415的源極和汲極中的一方與資料信號線SIG1電連接，並且電晶體415的閘極與電晶體411的源極和汲極中的另一方電連接。另外，電晶體415的源極和汲極中的一方的電位成為資料Dsch，並且電晶體415的閘極的電位成為資料Dm。
    電晶體416根據資料Dm和資料Dsch的對照結果成為導通狀態或截止狀態。
    電晶體416的源極和汲極中的一方與電晶體415的源極和汲極中的另一方電連接，電晶體416的源極和汲極中的另一方被施加所定的值的電位，並且電晶體416的閘極與電晶體411的源極和汲極中的另一方電連接。另外，電晶體416的閘極的電位成為資料Dm。
    電晶體417根據資料Dm和資料Dsch的比對結果成為導通狀態或截止狀態。
    電晶體417的閘極與電晶體415的源極和汲極中的另一方及電晶體416的源極和汲極中的一方電連接。
    作為電晶體412至電晶體417，例如可以使用能夠用於上述實施方式1所示的電晶體112及電晶體113的電晶體。
    接著，作為本實施方式中的儲存裝置的驅動方法的例子，對圖6A所示的儲存裝置的驅動方法的例子進行說明。在此，作為一個例子，說明電晶體411、電晶體412、電晶體414、電晶體416以及電晶體417為N通道型電晶體且電晶體413及電晶體415為P通道型電晶體時的情況。另外，將電晶體416的源極和汲極中的一方的電位設定為低電源電位。
    首先，對資料的寫入工作進行說明。在圖6A所示的儲存裝置的驅動方法的例子中，在儲存單元400中，利用藉由選擇信號線SEL1輸入的選擇信號來使電晶體411處於導通狀態。
    此時，利用藉由資料信號線SIG1輸入的資料信號設定電晶體412、電晶體413、電晶體415及電晶體416的閘極的電位，即資料Dm的值。由此，對儲存單元400重新寫入資料。然後，藉由使電晶體411處於截止狀態來保持資料Dm的值。在此，作為一個例子，資料信號採用成為高電平及低電平的二進位數字字信號，並且高電平時的資料信號的電位表示資料1，而低電平時的資料信號的電位表示資料0。
    另外，藉由利用資料信號設定資料信號線SIG1的電位來設定資料Dsch的值。此時，資料信號線SIG2的電位也利用藉由資料信號線SIG2輸入的資料信號被設定為資料Dsch的反轉資料的值。
    接著，對資料Dm和資料Dsch進行比較。此時，電晶體412、電晶體413、電晶體415以及電晶體416的狀態分別根據資料Dm的值和資料Dsch的值而發生變化。因此，根據上述變化可以判斷資料Dm的內容。另外，在設定資料Dsch的值之前，預先將電晶體414的閘極的電位(也稱為電位Vx1)和電晶體417的閘極的電位(也稱為電位Vx2)設定為與低電平時的資料信號同等的值。
    例如，如圖6B所示，當資料Dm的值為0且資料Dsch的值為0時，電晶體413成為導通狀態且電晶體412、電晶體415及電晶體416成為截止狀態。此時，因為電晶體414的閘極的電位(電位Vx1)成為與高電平時的資料信號同等的值，所以電晶體414成為導通狀態。另外，因為電晶體417的閘極的電位(電位Vx2)成為與低電平時的資料信號同等的值，所以電晶體417成為截止狀態。
    另外，當資料Dm的值為1且資料Dsch的值為0時，電晶體412及電晶體416成為導通狀態，而電晶體413及電晶體415成為截止狀態。此時，因為電晶體414的閘極的電位(電位Vx1)成為與低電平時的資料信號同等的值，所以電晶體414成為截止狀態。另外，因為電晶體417的閘極的電位(電位Vx2)成為與低電平時的資料信號同等的值，所以電晶體417成為截止狀態。
    另外，當資料Dm的值為0且資料Dsch的值為1時，電晶體415成為導通狀態且電晶體412、電晶體413及電晶體416成為截止狀態。此時，電晶體414的閘極的電位(電位Vx1)成為與低電平時的資料信號同等的值，而電晶體414成為截止狀態。另外，電晶體417的閘極的電位(電位Vx2)成為與高電平時的資料信號同等的值，而電晶體417成為導通狀態。
    另外，當資料Dm的值為1且資料Dsch的值為1時，電晶體412及電晶體416成為導通狀態且電晶體413及電晶體415成為截止狀態。此時，因為電晶體414的閘極的電位(電位Vx1)成為與高電平時的資料信號同等的值，所以電晶體414成為導通狀態。另外，因為電晶體417的閘極的電位(電位Vx2)成為與低電平時的資料信號同等的值，所以電晶體417成為截止狀態。
    如圖6B所示，在儲存單元400中，當資料Dm的值與資料Dsch的值一致時，電晶體414成為導通狀態。因此，根據電晶體414的源極或汲極的電位值是否發生變化而可以判斷資料Dm的值是否與資料Dsch的值一致。再者，在資料Dm的值與資料Dsch的值不一致的情況下，當資料Dm的值比資料Dsch的值小時，電晶體417成為導通狀態，而當資料Dm的值比資料Dsch的值大時，電晶體417成為截止狀態。因此，根據電晶體417的源極或汲極的電位值是否發生變化可以判斷資料Dm的值大於資料Dsch的值還是小於資料Dsch的值。
    上述記載為圖6A所示的儲存裝置的驅動方法的例子的說明。
    另外，當判斷多位資料的內容時，例如如圖7所示，藉由將相同行中的多個儲存單元400中的電晶體414的每一個的源極或汲極串聯電連接，並將相同行中的多個儲存單元400中的電晶體417的每一個的源極或汲極並聯電連接，可以判斷多位資料。此時，將第一級的儲存單元400中的電晶體414的源極和汲極中的一方的電位及電晶體417的源極和汲極中的另一方的電位設定為高電源電位和低電源電位中的一方，設置電晶體402並藉由使電晶體402處於導通狀態，來使表示比對結果的資料信號S1的電位為高電源電位和低電源電位中的另一方，然後使電晶體402變為截止狀態。另外，藉由設置電晶體403並使電晶體403處於導通狀態，使表示對比結果的資料信號S2的電位為高電源電位和低電源電位中的另一方，然後使電晶體403變為截止狀態。
    在圖7所示的儲存裝置中，利用藉由選擇信號線SEL1輸入的選擇信號來使各儲存單元400中的電晶體411處於導通狀態，並且利用藉由資料信號線SIG1_1至資料信號線SIG1_j(j為2以上的自然數)及資料信號線SIG2_1至資料信號線SIG2_j輸入的多位資料信號來對各儲存單元400寫入資料，在各儲存單元400中藉由比較資料Dm和資料Dsch設定電晶體414的閘極的電位(電位Vx1)及電晶體417的閘極的電位(電位Vx2)的值。由此，可以判斷多位資料的內容。
    如使用圖6A至圖7所說明的那樣，在本實施方式中的儲存裝置的一個例子中，可以使用第一至第七電晶體(例如，電晶體411至電晶體417)來構成如下儲存單元，該儲存單元能夠藉由比較儲存在儲存單元中的資料和檢索資料來判斷它們是否一致並能夠判斷所儲存的資料值比檢索資料大還是小。由此，可以更詳細地判斷資料內容，所以可以提高檢索精度。
    另外，作為本實施方式中的儲存裝置的一個例子，例如藉由使用第一電晶體(例如，電晶體411)代替SRAM、DRAM、快閃記憶體等記憶體將資料儲存在儲存單元中，與習知的儲存裝置相比，可以減少儲存單元的元件數，從而可以縮小電路面積。
    另外，在本實施方式中的儲存裝置的一個例子中，藉由作為第一電晶體使用截止電流低的電晶體，可以使資料的保持期間長，而不需要另行設置電容元件。因此，可以減少儲存單元的元件數，從而可以縮小電路面積。另外，可以降低耗電量。 實施方式5
    在本實施方式中，對能夠用於上述實施方式所示的儲存裝置的電晶體的包括氧化物半導體層的場效應電晶體的例子進行說明。
    參照圖8A及圖8B對本實施方式中的電晶體的結構例子進行說明。
    圖8A所示的電晶體包括導電層601_a、絕緣層602_a、半導體層603_a、導電層605a_a以及導電層605b_a。
    半導體層603_a包括區域604a_a及區域604b_a。區域604a_a及區域604b_a是彼此離開並分別添加有摻雜劑的區域。另外，區域604a_a及區域604b_a之間的區域為通道形成區。半導體層603_a設置在元件形成層600_a上。另外，不需要必須設置區域604a_a及區域604b_a。
    導電層605a_a及導電層605b_a設置在半導體層603_a上，並與半導體層603_a電連接。另外，導電層605a_a及導電層605b_a的側面為錐形，但是不侷限於此。
    另外，導電層605a_a與區域604a_a的一部分重疊，但是不必需侷限於此。藉由使導電層605a_a與區域604a_a的一部分重疊，可以降低導電層605a_a和區域604a_a之間的電阻值。另外，半導體層603_a的與導電層605a_a重疊的區域也可以是區域604a_a。
    另外，導電層605b_a與區域604b_a的一部分重疊，但是不必需侷限於此。藉由使導電層605b_a與區域604b_a的一部分重疊，可以降低導電層605b_a和區域604b_a之間的電阻。另外，半導體層603_a的與導電層605b_a重疊的區域也可以是區域604b_a。
    絕緣層602_a設置在半導體層603_a、導電層605a_a以及導電層605b_a上。
    導電層601_a設置在絕緣層602_a的一部分上並隔著絕緣層602_a重疊於半導體層603_a。半導體層603_a的隔著絕緣層602_a重疊於導電層601_a的區域為通道形成區。
    另外，圖8B所示的電晶體包括導電層601_b、絕緣層602_b、半導體層603_b、導電層605a_b、導電層605b_b、絕緣層606a、絕緣層606b以及絕緣層607。
    半導體層603_b包括區域604a_b及區域604b_b。區域604a_b及區域604b_b是彼此分離並分別添加有摻雜劑的區域。半導體層603_b與導電層605a_b及導電層605b_b電連接。另外，不需要必須設置區域604a_b及區域604b_b。另外，也可以在元件形成層600_b中設置埋入絕緣區域並以接觸於該埋入絕緣區域的方式設置區域604a_b及區域604b_b。藉由設置埋入絕緣區域，可以便於向半導體層603_b供應氧。
    絕緣層602_b設置在半導體層603_b的一部分上。
    導電層601_b設置在絕緣層602_b的一部分上，並隔著絕緣層602_b重疊於半導體層603_b。另外，半導體層603_b的隔著絕緣層602_b重疊於導電層601_b的區域為電晶體的通道形成區。另外，也可以在導電層601_b上設置有絕緣層。
    絕緣層606a設置在絕緣層602_b上並接觸於導電層601_b的一對側面的一方。
    絕緣層606b設置在絕緣層602_b上並接觸於導電層601_b的一對側面的另一方。
    另外，區域604a_b及區域604b_b的隔著絕緣層602_b重疊於絕緣層606a及絕緣層606b的部分的摻雜劑濃度也可以低於區域604a_b及區域604b_b的不與絕緣層606a及絕緣層606b重疊的部分的摻雜劑濃度。
    導電層605a_b及導電層605b_b設置在半導體層603_b上。
    導電層605a_b與區域604a_b電連接。另外，導電層605a_b與絕緣層606a接觸。
    導電層605b_b與區域604b_b電連接。另外，導電層605b_b與絕緣層606b接觸。
    絕緣層607設置在導電層601_b、導電層605a_b、導電層605b_b、絕緣層606a及絕緣層606b上。
    再者，對圖8A及圖8B所示的各構成要素進行說明。
    作為元件形成層600_a及元件形成層600_b，例如可以使用絕緣層或者具有絕緣表面的基板等。另外，也可以作為元件形成層600_a及元件形成層600_b使用預先形成了元件的層。
    導電層601_a及導電層601_b分別用作電晶體的閘極。另外，將用作電晶體的閘極的層也稱為閘極電極或閘極佈線。
    作為導電層601_a及導電層601_b，例如，可以使用鉬、鎂、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或以這些材料為主要成分的合金材料的層。另外，也可以使用能夠用於導電層601_a及導電層601_b的材料的疊層構成導電層601_a及導電層601_b。
    絕緣層602_a及絕緣層602_b分別用作電晶體的閘極絕緣層。
    作為絕緣層602_a及絕緣層602_b，例如可以使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、氧化鉿層或氧化鑭層。另外，也可以使用層疊能夠用於絕緣層602_a及絕緣層602_b的材料的疊層構成絕緣層602_a及絕緣層602_b。
    另外，作為絕緣層602_a及絕緣層602_b，例如也可以使用包含元素週期表中的第13族元素及氧元素的材料的絕緣層。例如，當半導體層603_a及半導體層603_b包含第13族元素時，藉由作為與半導體層603_a及半導體層603_b接觸的絕緣層使用包含第13元素的絕緣層，可以使該絕緣層與氧化物半導體層的介面保持良好狀態。
    作為包含第13族元素及氧元素的材料，例如可以舉出氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。另外，氧化鋁鎵是指含鋁量(at.%)多於含鎵量(at.%)的物質，並且氧化鎵鋁是指含鎵量(at.%)等於或多於含鋁量(at.%)的物質。例如，也可以使用以Al2Ox(x=3+α，α是大於0且小於1的值)、Ga2Ox(x=3+α，α是大於0且小於1的值)或GaxAl2-xO3+α(x是大於0且小於2的值，α是大於0且小於1的值)表示的材料。
    另外，也可以使用能夠用於絕緣層602_a及絕緣層602_b的材料的層的疊層構成絕緣層602_a及絕緣層602_b。例如，也可以使用多個包含以Ga2Ox表示的氧化鎵的層的疊層構成絕緣層602_a及絕緣層602_b。另外，也可以使用包含以Ga2Ox表示的氧化鎵的絕緣層及包含以Al2Ox表示的氧化鋁的絕緣層的疊層構成絕緣層602_a及絕緣層602_b。
    半導體層603_a及半導體層603_b分別用作電晶體的形成有通道的層。作為可以用於半導體層603_a及半導體層603_b的氧化物半導體，例如可以使用In類氧化物(例如，氧化銦等)、Sn類氧化物(例如，氧化錫等)或Zn類氧化物(例如，氧化鋅等)等。
    另外，作為上述金屬氧化物，例如也可以使用四元金屬氧化物、三元金屬氧化物、二元金屬氧化物等金屬氧化物。另外，上述可以用作氧化物半導體的金屬氧化物也可以包含用來降低特性不均勻性的穩定劑的鎵。另外，上述可以用作氧化物半導體的金屬氧化物也可以作為上述穩定劑包含錫。另外，上述可以用作氧化物半導體的金屬氧化物也可以作為上述穩定劑包含鉿。另外，上述可以用作氧化物半導體的金屬氧化物也可以作為上述穩定劑包含鋁。另外，上述可以用作氧化物半導體的金屬氧化物也可以作為上述穩定劑包含鑭系元素，即鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和鑥中的一種或多種。另外，上述可以用作氧化物半導體的金屬氧化物也可以包含氧化矽。
    例如，作為四元金屬氧化物，例如可以使用In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
    另外，作為三元金屬氧化物，例如可以使用In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物或In-Lu-Zn類氧化物等。
    另外，作為二元金屬氧化物，例如可以使用In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Sn類氧化物或In-Ga類氧化物等。
    在此，例如，“In-Ga-Zn類氧化物”是指包含In、Ga及Zn的氧化物，而對In、Ga及Zn的比率沒有限制。此外，“In-Ga-Zn類氧化物”也可以包含In、Ga及Zn以外的金屬元素。
    另外，作為氧化物半導體，也可以使用以InLO3(ZnO)m(m大於0)表示的材料。InLO3(ZnO)m的L表示選自Ga、Al、Mn和Co中的一個或多個金屬元素。
    另外，作為氧化物半導體，可以使用其原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或該組成的近旁的氧化物。另外，作為氧化物半導體，可以使用其原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或該組成的近旁的氧化物。
    但是，本發明不侷限於此，可以根據所需要的半導體特性(遷移率、臨界電壓、不均勻等)使用適當的組成的氧化物。另外，為了得到所需要的半導體特性，較佳的是，採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離以及密度等。
    氧化物半導體可以為單晶或非單晶。當採用後者時，可以採用非晶或多晶。另外，可以採用在非晶中包括具有結晶性的部分的結構或非非晶。
    另外，作為半導體層603_a及半導體層603_b，可以使用具有如下結晶(CAAC：C Axis Aligned Crystal：c軸取向結晶)的層，該結晶進行c軸取向，並且在從ab面、表面或介面的方向看時具有三角形或六角形的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面上a軸或b軸的方向不同(即，以c軸為中心回轉)。
    雖然CAAC不是單晶，但是也不是只由非晶形成的材料。另外，雖然CAAC包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
    在CAAC包含氧的情況下，也可以用氮取代氧的一部分。另外，構成CAAC的各結晶部分的c軸也可以在固定的方向上(例如，垂直於形成CAAC的基板面或CAAC的表面等的方向)一致。或者，構成CAAC的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於形成CAAC的基板面或CAAC的表面等的方向)。
    CAAC根據其組成等而成為導體、半導體或絕緣體。此外，CAAC根據其組成等而對可見光呈現透明性或不透明性。
    作為上述CAAC的例子，也可以舉出一種結晶，該結晶被形成為膜狀，並且在該結晶中當從垂直於膜表面或所形成的基板面的方向觀察時確認到三角形或六角形的原子排列，並且當觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。
    另外，作為氧化物半導體，也可以使用如下材料：向c軸方向取向的結晶區域的組成由In1+σGa1-σO3(ZnO)M(注意，0<σ<1,M=1以上且3以下的數)表示，且包括向c軸方向取向的結晶區域的整個半導體層的組成由InPGaQOR(ZnO)M(注意，0<P<2，0<Q<2，M=1以上且3以下的數)表示的材料。
    另外，例如，在半導體層603_a及半導體層603_b是CAAC的氧化物半導體層的情況下，當電晶體的通道長度為30nm時，即使將半導體層603_a及半導體層603_b的厚度例如設定為5nm左右也可以抑制電晶體中的短通道效應。
    在此，參照圖9A至圖12B說明包括在CAAC中的結晶結構的例子。另外，在沒有特別的說明時，在圖9A至圖12B中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖9A至圖9E中，用圓圈圈上的O示出四配位氧原子(也稱為4配位O)，而用雙重圓圈圈上的O示出三配位O。
    圖9A示出具有一個六配位銦原子(也稱為6配位In)以及靠近6配位In的六個四配位氧原子(以下也稱為四配位O)的結構。另外，將由In等一個金屬原子和靠近該金屬原子的氧原子構成的部分稱為小組。另外，在圖9A中，為了簡化起見以平面結構表示八面體結構。另外，在圖9A的上一半及下一半分別具有三個四配位O。另外，圖9A所示的小組的電荷為0。
    圖9B示出具有一個五配位Ga、靠近五配位Ga的三個三配位氧原子(以下也稱為三配位O)以及靠近五配位Ga的兩個四配位O的結構。三個三配位O都存在於ab面上。另外，在圖9B的上一半及下一半分別具有一個四配位O。另外，作為銦原子，不僅存在6配位銦原子而且存在五配位銦原子(五配位In)，因此也可以由五配位In、三個三配位O和兩個四配位O構成圖9B所示的結構。另外，圖9B所示的小組的電荷為0。
    圖9C示出具有一個四配位鋅原子(也稱為四配位Zn)以及靠近四配位Zn的四個四配位O的結構。在圖9C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖9C的上一半具有三個四配位O，並且在下一半具有一個四配位O。另外，圖9C所示的小組的電荷為0。
    圖9D示出具有一個六配位錫原子(也稱為六配位Sn)以及靠近六配位Sn的六個四配位O的結構。在圖9D的上一半具有三個四配位O，並且在下一半具有三個四配位O。另外，圖9D所示的小組的電荷為+1。
    圖9E示出包括兩個鋅原子的小組。在圖9E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖9E所示的小組的電荷為-1。
    另外，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元元件)。
    這裏，說明上述小組彼此接合的規則。例如，圖9A所示的六配位In的上一半的三個四配位O接合到在下方向上分別靠近的三個六配位In，而下一半的三個四配位O接合到在上方向上分別靠近的三個六配位In。另外，圖9B所示的五配位Ga的上一半的一個三配位O接合到在下方向上靠近的一個五配位Ga，而下一半的一個三配位O接合到在上方向上靠近的一個五配位Ga。另外，圖9C所示的四配位Zn的上一半的一個四配位O接合到在下方向上靠近的一個四配位Zn，而下一半的三個O接合到在上方向上分別靠近的三個四配位Zn。像這樣，金屬原子的上方向上的四配位O的個數與在該O的下方向上靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向上的四配位O的個數與在該O的上方向上靠近的金屬原子的個數相等。此時，因為O為四配位，所以在下方向上靠近的金屬原子的個數和在上方向上靠近的金屬原子的個數的總和成為4。因此，在一金屬原子的上方向上的四配位O的個數和另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子或四配位金屬原子接合。
    具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
    再者，圖10A示出構成In-Sn-Zn類層結構的中組的模型圖。另外，圖10B示出由三個中組構成的大組。另外，圖10C示出從c軸方向觀察圖10B的層結構時的原子排列。
    另外，在圖10A中，為了簡化起見，省略三配位O，關於四配位O只示出其個數，例如，以③表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖10A中，以①表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖10A中示出：在下一半具有一個四配位O而在上一半具有三個四配位O的Zn；以及在上一半具有一個四配位O而在下一半具有三個四配位O的Zn。
    在圖10A中，構成In-Sn-Zn類層結構的中組具有如下結構：在從上面按順序說明時，在上一半及下一半分別具有三個四配位O的Sn與在上一半及下一半分別具有一個四配位O的In接合；該In與在上一半具有三個四配位O的Zn接合併藉由在下一半的一個四配位O及上述Zn與在上一半及下一半分別具有三個四配位O的In接合；該In原子與在上一半具有一個四配位O的由兩個Zn原子構成的小組接合併藉由該小組的在下一半的一個四配位O與在上一半及下一半分別具有三個四配位O的Sn原子接合。多個上述中組彼此接合構成大組。
    這裏，三配位O及四配位O的每一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖9E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
    再者，藉由反復圖10B所示的大組可以得到In-Sn-Zn類結晶(In2SnZn3O8)。另外，所得到的In-Sn-Zn類層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
    此外，使用本實施方式所示的其他四元金屬氧化物、三元金屬氧化物、二元金屬氧化物、其他金屬氧化物等時也是同樣的。
    例如，圖11A示出構成In-Ga-Zn類層結構的中組的模型圖。
    在圖11A中，構成In-Ga-Zn類的層結構的中組具有如下結構：在從上面按順序說明時，在上一半及下一半分別具有三個四配位O的In與在上一半具有一個四配位的O的Zn接合，藉由該Zn的下一半的三個四配位O與在上一半及下一半分別具有一個四配位O的Ga接合，並藉由該Ga的下一半的一個四配位O與在上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合構成大組。
    圖11B示出由三個中組構成的大組。另外，圖11C示出從c軸方向觀察圖11B所示的層結構時的原子排列。
    在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。
    此外，構成In-Ga-Zn類層結構的中組不侷限於圖11A所示的中組，而也可以組合In、Ga、Zn的排列不同的中組構成大組。
    明確而言，藉由反復圖11B所示的大組可以得到In-Ga-Zn類結晶。所得到的In-Ga-Zn類層結構由組成式InGaO3(ZnO)n(n是自然數)表示。
    在n=1(InGaZnO4)時，例如可以得到圖12A所示的結晶結構。另外，如使用圖9B所說明的那樣，因為Ga及In採用五配位，所以也可以得到圖12A所示的In取代Ga的結構。
    另外，當n=2(InGaZn2O5)時，例如可以得到圖12B所示的結晶結構。另外，如使用圖9B所說明的那樣，因為Ga及In採用五配位，所以也可以得到圖12B所示的In取代Ga的結構。
    上述記載為CAAC的結構例子的說明。在CAAC等具有結晶性的氧化物半導體中，塊體(bulk)內的缺陷少。
    再者，圖8A及圖8B所示的區域604a_a、區域604b_a、區域604a_b及區域604b_b添加有摻雜劑，並用作電晶體的源極或汲極。作為摻雜劑，例如可以使用元素週期表中的第13族的元素(例如硼等)、元素週期表中的第15族的元素(例如氮、磷和砷中的一種或多種)和稀有氣體元素(例如，氦、氬和氙中的一種或多種)中的一種或多種。另外，將用作電晶體的源極的區域也稱為源極區，並且將用作電晶體的汲極的區域也稱為汲極區。藉由對區域604a_a、區域604b_a、區域604a_b及區域604b_b添加摻雜劑可以降低與導電層之間的電阻，所以可以實現電晶體的微型化。
    導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b分別用作電晶體的源極或汲極。另外，將用作電晶體的源極的層也稱為源極電極或源極佈線，將用作電晶體的汲極的層也稱為汲極電極或汲極佈線。
    作為導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b，例如可以使用鋁、鎂、鉻、銅、鉭、鈦、鉬或鎢等金屬材料或者以這些金屬材料為主要成分的合金材料的層。例如，可以使用包含銅、鎂及鋁的合金材料的層構成導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b。另外，也可以使用可以用於導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b的材料的疊層構成導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b。例如，可以使用包含銅、鎂及鋁的合金材料的層和包含銅的層的疊層構成導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b。
    另外，作為導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b，也可以使用包含導電金屬氧化物的層。作為導電金屬氧化物，例如可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫或氧化銦氧化鋅。此外，可以用於導電層605a_a、導電層605b_a、導電層605a_b及導電層605b_b的導電金屬氧化物也可以包含氧化矽。
    作為絕緣層606a及絕緣層606b，例如可以使用可以用於絕緣層602_a及絕緣層602_b的材料的層。另外，也可以使用可以用於絕緣層606a及絕緣層606b的材料的疊層構成絕緣層606a及絕緣層606b。
    絕緣層607用作抑制雜質侵入到電晶體的保護絕緣層。
    作為絕緣層607，例如可以使用可以用於絕緣層602_a及絕緣層602_b的材料的層。另外，也可以使用可以用於絕緣層607的材料的疊層構成絕緣層607。例如，也可以使用氧化矽層、氧化鋁層等構成絕緣層607。例如，藉由使用氧化鋁層，可以進一步提高抑制雜質侵入到半導體層603_b的效果，另外，可以提高抑制半導體層603_b中的氧脫離的效果。
    另外，本實施方式的電晶體也可以具有如下結構，即在用作通道形成層的氧化物半導體層的一部分上具有絕緣層並具有隔著該絕緣層重疊於氧化物半導體層用作源極或汲極的導電層的結構。當採用上述結構時，絕緣層用作保護電晶體的通道形成層的層(也稱為通道保護層)。作為用作通道保護層的絕緣層，例如可以使用可以用於絕緣層602_a及絕緣層602_b的材料的層。另外，也可以使用可以用於絕緣層602_a及絕緣層602_b的材料的疊層構成用作通道保護層的絕緣層。
    另外，也可以在元件形成層600_a及元件形成層600_b上形成基底層，並在該基底層上形成電晶體。此時，作為基地層，例如可以使用可以用於絕緣層602_a及絕緣層602_b的材料的層。另外，也可以使用可以用於絕緣層602_a及絕緣層602_b的材料的疊層構成基底層。例如，藉由使用氧化鋁層及氧化矽層的疊層構成基底層，可以抑制包含在基底層中的氧穿過半導體層603_a及半導體層603_b脫離。
    再者，作為本實施方式中的電晶體的製造方法的例子，參照圖13A至圖13E對圖8A所示的電晶體的製造方法的例子進行說明。圖13A至圖13E是用來說明電晶體的製造方法的例子的剖面示意圖。
    首先，如圖13A所示那樣，準備元件形成層600_a，並且在元件形成層600_a上形成半導體層603_a。
    例如，可以藉由利用濺射法形成可以用於半導體層603_a的氧化物半導體材料的膜(也稱為氧化物半導體膜)形成半導體層603_a。另外，也可以在形成上述氧化物半導體膜之後對該氧化物半導體膜的一部分進行蝕刻。另外，也可以在稀有氣體氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下形成氧化物半導體膜。
    另外，也可以作為濺射靶材使用成分比為In：Ga：Zn=1：1：1[原子數比]、4：2：3[原子數比]、3：1：2[原子數比]、1：1：2[原子數比]、2：1：3[原子數比]或3：1：4[原子數比]的氧化物靶材來形成氧化物半導體膜。藉由使用上述成分比的氧化物靶材，可以形成結晶性高的氧化物半導體膜，從而易形成多晶或CAAC。
    另外，也可以作為濺射靶材使用成分比為In：Sn：Zn=1：2：2[原子數比]、2：1：3[原子數比]、1：1：1[原子數比]或20：45：35[原子數比]的氧化物靶材來形成氧化物半導體膜。藉由使用上述成分比的氧化物靶材，可以形成結晶性高的氧化物半導體膜，從而易形成多晶或CAAC。
    另外，也可以作為濺射靶材使用如下成分比的氧化物靶材形成In-Zn類氧化物膜，該成分比為In：Zn=50：1至In：Zn=1：2(換算為莫耳數比則為In2O3：ZnO=25：1至In2O3：ZnO=1：4)，較佳地為In：Zn=20：1至In：Zn=1：1(換算為莫耳數比則為In2O3：ZnO=10：1至In2O3：ZnO=1：2)，更佳地為In：Zn=15：1至In：Zn=1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至In2O3：ZnO=3：4)。例如，作為用於形成In-Zn類氧化物半導體膜的靶材，當原子數比為In：Zn：O=S：U：R時，R>1.5S+U。藉由增加In的量，可以提高電晶體的場效應遷移率(也簡單地稱為遷移率)。
    另外，在使用濺射法的情況下，例如，在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下形成半導體層603_a。此時，當稀有氣體和氧的混合氛圍下形成半導體層603_a時，較佳的是氧量多於稀有氣體量。
    另外，在使用濺射法形成膜的情況下，較佳的是，以不使沉積的膜中包含氫、水、羥基或氫化物(也稱為氫化物)等雜質的方式充分抑制從沉積室外部的洩漏或從沉積室內壁的脫氣。
    例如，在利用濺射法形成膜之前，也可以在濺射裝置的預熱室中進行預熱處理。藉由進行上述預熱處理，可以使上述雜質脫離。
    另外，在利用濺射法形成膜之前，例如也可以在氬、氮、氦或氧氛圍下進行如下處理，即：不對靶材一側施加電壓而使用RF電源對基板一側施加電壓來形成電漿，由此對被形成面進行修改的處理(也稱為反濺射)。藉由進行反濺射，可以去除附著於被形成面的粉狀物質(也稱為微粒、塵屑)。
    另外，當利用濺射法形成膜時，可以使用吸附型真空泵去除形成膜的沉積室中的殘留水分。作為吸附型真空泵，例如可以使用低溫泵、離子泵或鈦昇華泵等。此外，也可以使用設置有冷阱的渦輪分子泵去除沉積室中的殘留水分。藉由使用上述真空泵，可以降低包含上述雜質的排出氣體的倒流。
    另外，藉由作為濺射氣體例如使用上述雜質被去除了的高純度氣體，可以降低所形成的膜中的上述雜質的濃度。例如，較佳的是，作為濺射氣體使用露點為-70℃以下的氣體。
    另外，也可以使用蒸鍍法、PECVD(Plasma-Enhanced Chemical Vapor Deposition：電漿化學氣相沉積)法、PLD(Pulsed Laser Deposition：脈衝雷射沉積)法、ALD(Atomic Layer Deposition：原子層沉積)法或MBE(Molecular Beam Epitaxy：分子束外延)法等代替濺射法來形成氧化物半導體膜。
    另外，在本實施方式的電晶體的形成方法中，當對膜的一部分進行蝕刻形成層時，例如，藉由利用光微影製程在膜的一部分上形成光阻掩罩並使用光阻掩罩對膜進行蝕刻，來可以形成層。注意，此時，在形成層之後去除光阻掩罩較佳。
    另外，在形成作為CAAC的氧化物半導體層並將其用作半導體層603_a的情況下，利用濺射法並將形成氧化物半導體膜的元件形成層的溫度設定為100℃以上且600℃以下，較佳地設定為150℃以上且550℃以下，更佳地設定為200℃以上且500℃以下，來形成氧化物半導體膜。藉由使元件形成層的溫度升高形成氧化物半導體膜，膜中的雜質濃度降低，從而可以提高所形成的電晶體的場效應遷移率，由此可以提高對閘偏壓．應力的穩定性。另外，氧化物半導體膜中的原子排列變整齊而實現高密度化，易於形成多晶或CAAC。再者，在氧氣體氛圍下進行成膜可以不使氧化物半導體膜包含稀有氣體等多餘的原子，所以易形成多晶或CAAC。但是，也可以採用氧氣體和稀有氣體的混合氛圍，在此情況下將氧氣體的比率設定為30vol.%以上，較佳地設定為50vol.%以上，更佳地設定為80vol.%以上。另外，氧化物半導體膜越薄越可以降低電晶體的短通道效應。
    另外，此時，較佳的是，將氧化物半導體層的厚度設定為1nm以上且40nm以下，更佳地設定為3nm以上且20nm以下。
    另外，此時，元件形成層600_a具有平坦性較佳。例如，較佳的是，元件形成層600_a的平均面粗糙度為1nm以下，更佳地為0.3nm以下。藉由提高元件形成層600_a的平坦性，可以使遷移率高於或等於非晶態的氧化物半導體的遷移率。例如，可以藉由進行化學機械拋光(CMP)處理和電漿處理中的一個或多個使元件形成層600_a平坦化。此時，電漿處理也包括利用稀有氣體離子對表面進行濺射的處理或使用蝕刻氣體對表面進行蝕刻的處理。
    接著，如圖13B所示，在半導體層603_a上形成導電層605a_a及導電層605b_a。
    例如，利用濺射法等形成可以用於導電層605a_a及導電層605b_a的材料的膜並將其用作第一導電膜，並且藉由對該第一導電膜的一部分進行蝕刻，可以形成導電層605a_a及導電層605b_a。
    接著，如圖13C所示那樣，以與半導體層603_a接觸的方式形成絕緣層602_a。
    例如，可以藉由在稀有氣體(典型為氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下利用濺射法形成可以用於絕緣層602_a的膜形成絕緣層602_a。藉由利用濺射法形成絕緣層602_a，可以抑制半導體層603_a的用作電晶體的背通道的部分中的電阻降低。另外，較佳的是，形成絕緣層602_a時的元件形成層600_a的溫度為室溫以上且300℃以下。
    另外，也可以在形成絕緣層602_a之前進行使用N2O、N2或Ar等氣體的電漿處理，去除附著於露出的半導體層603_a的表面的吸附水等。在進行了電漿處理的情況下，較佳的是，之後以不接觸大氣的方式形成絕緣層602_a。
    接著，如圖13D所示，在絕緣層602_a上形成導電層601_a。
    例如，利用濺射法等形成可以用於導電層601_a的材料的膜並將其用作第二導電膜，並且藉由對該第二導電膜的一部分進行蝕刻，可以形成導電層601_a。
    再者，在圖8A所示的電晶體的製造方法的一個例子中，例如在600℃以上且750℃以下或600℃以上且低於基板的應變點的溫度下進行加熱處理。例如，在形成氧化物半導體膜之後、在對氧化物半導體膜的一部分進行蝕刻之後、在形成第一導電膜之後、在對第一導電膜的一部分進行蝕刻之後、在形成絕緣層602_a之後、在形成第二導電膜之後或者在對第二導電膜的一部分進行蝕刻之後，進行上述加熱處理。藉由進行上述加熱處理，從半導體層603_a去除氫、水、羥基或氫化物等雜質。
    另外，作為進行上述加熱處理的加熱處理裝置，可以使用電爐或者利用來自電阻發熱體等發熱體的熱傳導或熱輻射加熱被處理物的裝置，例如可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置或LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從例如燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。另外，GRTA裝置是指使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，例如可以使用稀有氣體或者即使進行加熱處理也不與被處理物產生反應的惰性氣體(例如氮)。
    另外，在進行上述加熱處理之後，在維持該加熱溫度的同時或在進行從該加熱溫度的降溫的過程中，也可以對與進行該加熱處理的爐相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(露點為-40℃以下，較佳地為-60℃以下的氛圍)。此時，氧氣體或N2O氣體不包含水、氫等較佳。此外，較佳的是，將引入到加熱處理裝置中的氧氣體或N2O氣體的純度設定為6N以上，較佳地設定為7N以上，即，將氧氣體或N2O氣體中的雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下。由於氧氣體或N2O氣體的作用半導體層603_a被供給氧，從而可以降低起因於半導體層603_a中的氧缺乏的缺陷。另外，也可以在進行上述加熱處理時導入上述高純度的氧氣體、高純度的N2O氣體或超乾燥氣體。
    另外，在圖8A所示的電晶體的製造方法的一個例子中，在形成半導體層603_a之後、在形成導電層605a_a及導電層605b_a之後、在形成絕緣層602_a之後、在形成導電層601_a之後或者在進行上述加熱處理之後，也可以利用以電場將氧離子加速的方法諸如利用氧電漿的氧摻雜處理等來對氧化物半導體膜注入氧。例如，也可以使用2.45GHz的高密度電漿進行氧摻雜處理。另外，也可以使用離子植入法進行氧摻雜處理。藉由進行氧摻雜處理，可以降低所形成的電晶體的電特性的不均勻。例如，進行氧摻雜處理使絕緣層602_a處於氧含量多於化學計量成分比的狀態。
    藉由使接觸於半導體層603_a的絕緣層包含過剩的氧，容易向半導體層603_a供應氧。由此，因為可以降低半導體層603_a中或者絕緣層602_a與半導體層603_a的介面的氧缺陷，所以可以進一步降低半導體層603_a的載子濃度。另外，不侷限於此，而在藉由製造製程使半導體層603_a包含過剩的氧的情況下也可以利用接觸於半導體層603_a的上述絕緣層抑制氧從半導體層603_a脫離。
    例如，當形成包含氧化鎵的絕緣層作為絕緣層602_a時，可以對該絕緣層供給氧而使氧化鎵的組成為Ga2Ox。
    另外，當形成包含氧化鋁的絕緣層作為絕緣層602_a時，可以對該絕緣層供給氧而使氧化鋁的組成為Al2Ox。
    另外，當形成包含氧化鎵鋁或氧化鋁鎵的絕緣層作為絕緣層602_a時，可以對該絕緣層供給氧而使氧化鎵鋁或氧化鋁鎵的組成為GaxAl2-xO3+α。
    藉由上述製程，從半導體層603_a排除氫、水、羥基或氫化物(也稱為氫化合物)等雜質，並向半導體層603_a供應氧，從而可以使氧化物半導體層高純度化。
    再者，除了上述加熱處理之外，也可以在形成絕緣層602_a之後，在惰性氣體氛圍下或氧氣體氛圍下進行加熱處理(較佳的是200℃以上且600℃以下，例如250℃以上且350℃以下)。
    上述對元件形成層600_a進行的意圖性的加熱的溫度或成膜後的加熱處理的溫度為150℃以上，較佳地為200℃以上，更佳地為400℃以上。作為形成氧化物半導體膜之後的加熱處理，當溫度為300℃以上時可以使膜放出所包含的氫等雜質去除該雜質(脫水化、脫氫化)。
    上述加熱處理也可以在氧中進行，但是也可以如上所述分兩次進行上述加熱處理，即在氮氛圍或減壓下進行脫水化．脫氫化，然後在氧氛圍中進行熱處理。藉由在進行脫水化．脫氫化之後在包含氧的氛圍中進行熱處理，還可以對氧化物半導體中添加氧，從而可以進一步提高上述加熱處理的效果。另外，也可以在接觸於氧化物半導體層地設置有絕緣層的狀態下進行熱處理。例如，雖然在氧化物半導體層中及氧化物半導體層與層疊於其上的層的介面中由於氧缺損而易產生缺陷，但是藉由上述加熱處理使氧化物半導體中包含過剩的氧，可以用過剩的氧填補不斷地產生的氧缺損。上述過剩的氧是主要存在於晶格之間的氧，並且藉由將該氧濃度設定為1×1016/cm3以上且2×1020/cm3以下，例如即使在晶化的情況下也可以使氧化物半導體層中包含氧，而不使結晶產生畸變。
    另外，藉由在形成氧化物半導體膜之後進行加熱處理，可以提高所形成的電晶體的對閘偏壓．應力的穩定性。另外，也可以提高電晶體的場效應遷移率。
    再者，如圖13E所示那樣，藉由從形成導電層601_a的一側對半導體層603_a添加摻雜劑，隔著絕緣層602_a以自對準的方式形成區域604a_a及區域604b_a。
    例如，可以使用離子摻雜裝置或離子植入裝置添加摻雜劑。
    注意，雖然示出了圖8A所示的電晶體的形成方法的例子，但是不侷限於此，例如若圖8B所示的各構成要素的名稱與圖8A所示的各構成要素的名稱相同且其功能的至少一部分與圖8A所示的各構成要素的功能相同，則可以適當地引用圖8A所示的電晶體的形成方法例子的說明。
    如參照圖8A至圖13E所說明的那樣，本實施方式中的電晶體的一個例子包括：用作閘極的導電層；用作閘極絕緣層的絕緣層；隔著用作閘極絕緣層的絕緣層重疊於用作閘極的導電層並形成有通道的氧化物半導體層；與氧化物半導體層電連接並用作源極和汲極中的一方的導電層；以及與氧化物半導體層電連接並用作源極和汲極中的另一方的導電層。
    另外，在本實施方式中的電晶體的一個例子中，可以使氧化物半導體層的載子濃度為低於1×1014/cm3，較佳地為低於1×1012/cm3，更佳地為低於1×1011/cm3。
    當將氧化物半導體用於電晶體時，較佳的是，將載子密度設定為1018/cm3以下。藉由使包含In或Zn的氧化物半導體作為構成氧化物半導體的一個元素包含Ga、Sn並且藉由進行上述氧化物半導體膜的高純度化(去除氫等)或在成膜後的熱處理，可以使載子密度成為1018/cm3以下。
    另外，藉由進行形成氧化物半導體膜時的加熱處理和形成氧化物半導體膜之後的加熱處理中的一個或多個，可以使電晶體的臨界電壓向正方向漂移以實現常關閉化，並可以將通道寬度每1μm的截止電流設定為10aA(1×10-17A)以下，較佳地設定為1aA(1×10-18A)以下，更佳地設定為10zA(1×10-20A)以下，進一步佳地設定為1zA(1×10-21A)以下，再進一步佳地設定為100yA(1×10-22A)以下。電晶體的截止電流越低越好，但是本實施方式中的電晶體的截止電流的下限值被估計為10-30A/μm左右。
    藉由將本實施方式的包括氧化物半導體層的電晶體例如用於上述實施方式中的儲存裝置中的控制資料的寫入及保持的電晶體，可以使儲存電路中的資料保持期間長。
    另外，也可以將本實施方式中的電晶體的一個例子與其他電晶體(例如，包括含有元素週期表中的第14族的半導體(矽等)的半導體層的電晶體)層疊。由此，可以在同一基板上形成上述包括氧化物半導體層的電晶體及上述其他電晶體以縮小電路面積。
    另外，上述使用氧化物半導體的電晶體無論在非晶或結晶的哪一種情況下都可以得到較高的場效應遷移率。可以認為上述場效應遷移率的提高不僅是因為藉由脫水化．脫氫化去除雜質，而且因為藉由高密度化使原子間距離變短的緣故。例如，當使用In-Sn-Zn類氧化物半導體時，也可以使場效應遷移率為31cm2/Vsec，佳佳地為39cm2/Vsec，更佳地為60cm2/Vsec。再者，在理想上，也可以使利用高純度化了的氧化物半導體時的場效應遷移率大於100cm2/Vsec。另外可知，在本實施方式中的電晶體的一個例子中，氧化物半導體層中的缺陷密度越低，電晶體的場效應遷移率越高。 實施方式6
    在本實施方式中，對CPU等運算處理裝置的例子進行說明。
    使用圖14對本實施方式中的運算處理裝置的例子進行說明。
    圖14所示的運算處理裝置具備匯流排界面(也稱為IF)801、控制裝置(也稱為CTL)802、高速緩衝記憶體(也稱為CACH)803、M個(M為3以上的自然數)暫存器(也稱為Regi)804(暫存器804_1至暫存器804_M)、指令解碼器(也稱為IDecoder)805以及運算邏輯單元(也稱為ALU)806。
    匯流排界面801與外部進行信號的發送和接收，並與運算處理裝置內的各電路進行信號的發送和接收等。
    控制裝置802控制運算處理裝置內的各電路的工作。
    例如，可以用上述實施方式中的積體電路構成控制裝置802。
    高速緩衝記憶體803由控制裝置802控制，並暫時保持運算處理裝置中的工作時的資料。另外，例如，也可以在運算處理裝置中設置多個高速緩衝記憶體803作為一級快取記憶體及二級快取記憶體。
    例如，可以將上述實施方式中的儲存裝置作為內容定址記憶體用於高速緩衝記憶體803。
    M個暫存器804由控制裝置802控制，並用來儲存用於運算處理的資料。例如，也可以將某個暫存器804用作運算邏輯單元806用暫存器並將其他暫存器804用作指令解碼器805用暫存器。
    指令解碼器805翻譯所讀入的指令信號。被翻譯的指令信號輸入到控制裝置802，控制裝置802將根據指令信號的控制信號輸出到運算邏輯單元806。
    運算邏輯單元806由控制裝置802控制，並根據被輸入的指令信號進行邏輯運算處理。
    如使用圖14所說明的那樣，在本實施方式中的運算處理裝置的一個例子中，藉由將上述實施方式的儲存裝置用於高速緩衝記憶體，可以在該高速緩衝記憶體中附加根據檢索資料選擇是否將儲存在高速緩衝記憶體中的資料輸出的功能。
    另外，在本實施方式中的運算處理裝置中，即使在停止電源電壓的供應的情況下也可以在高速緩衝記憶體中保持停止電源電壓的供應之前的內部資料的一部分，並且可以在再次開始電源電壓的供應時將運算處理裝置的狀態恢復為停止電源電壓的供應之前的狀態。因此，即使在選擇性地停止電源電壓的供應來降低耗電量的情況下也可以縮短從再次開始電源電壓的供應到開始通常工作的時間。 實施方式7
    在本實施方式中，對具備上述實施方式中的運算處理裝置的電子裝置的例子進行說明。
    使用圖15A至圖15D對本實施方式中的電子裝置的結構例子進行說明。
    圖15A所示的電子裝置是可攜式資訊終端的例子。圖15A所示的可攜式資訊終端具備外殼1001a和設置在外殼1001a中的顯示部1002a。
    另外，外殼1001a的側面1003a也可以設置有用於與外部設備連接的連接端子和用於操作圖15A所示的可攜式資訊終端的按鈕中的一個或多個。
    圖15A所示的可攜式資訊終端在外殼1001a中具備CPU、儲存電路、進行外部設備與CPU及記憶體電路之間的信號的發送和接收的介面以及進行與外部設備的信號發送信號和接收的天線。
    圖15A所示的可攜式資訊終端例如可以用作電話機、電子書閱讀器、個人電腦和遊戲機中的一個或多個。
    圖15B所示的電子裝置是折疊式可攜式資訊終端的例子。圖15B所示的可攜式資訊終端具備外殼1001b、設置在外殼1001b中的顯示部1002b、外殼1004、設置在外殼1004中的顯示部1005和用於連接外殼1001b和外殼1004的軸部1006。
    另外，在圖15B所示的可攜式資訊終端中，藉由用軸部1006移動外殼1001b或外殼1004，可以使外殼1001b重疊在外殼1004上。
    另外，外殼1001b的側面1003b或外殼1004的側面1007可以設置有用於與外部設備連接的連接端子和用於操作圖15B所示的可攜式資訊終端的按鈕中的一個或多個。
    另外，顯示部1002b和顯示部1005也可以顯示彼此不同的影像或連屏影像。另外，顯示部1005不是必須設置的，也可以設置作為輸入裝置的鍵盤代替顯示部1005。
    圖15B所示的可攜式資訊終端在外殼1001b或外殼1004中具備CPU、儲存電路以及用於進行外部設備與CPU及儲存電路之間的信號的發送和接收的介面。另外，圖15B所示的可攜式資訊終端也可以設置有用於進行與外部的信號發送和信號接收的天線。
    圖15B所示的可攜式資訊終端例如可以用作電話機、電子書閱讀器、個人電腦和遊戲機中的一個或多個。
    圖15C所示的電子裝置是固定資訊終端的例子。圖15C所示的固定資訊終端具備外殼1001c和設置在外殼1001c中的顯示部1002c。
    注意，顯示部1002c也可以設置在外殼1001c中的臺面部1008上。
    此外，圖15C所示的固定資訊終端在外殼1001c中具備CPU、儲存電路以及進行外部設備與CPU及儲存電路之間的信號的發送和接收的介面。另外，圖15C所示的固定資訊終端也可以設置有用於進行與外部的信號發送和信號接收的天線。
    此外，圖15C所示的固定資訊終端中的外殼1001c的側面1003c也可以設置有用來輸出票券等的票券輸出部、硬幣投入部和紙幣投入部中的一個或多個。
    圖15C所示的固定資訊終端例如可以用作自動取款機、用於預定票券等的資訊通信終端(也稱為多媒體站)或遊戲機。
    圖15D是固定資訊終端的例子。圖15D所示的固定資訊終端具備外殼1001d和設置在外殼1001d中的顯示部1002d。另外，還可以設置支撐外殼1001d的支架。
    另外，外殼1001d的側面1003d也可以設置有用於與外部設備連接的連接端子和用於操作圖15D中所示的固定資訊終端的按鈕中的一個或多個。
    另外，圖15D所示的固定資訊終端也可以在外殼1001d中具備CPU、儲存電路以及用於進行外部設備與CPU及儲存電路之間的信號的發送和接收的介面。注意，圖15D所示的固定資訊終端也可以設置有進行與外部的信號的發送和接收的天線。
    圖15D所示的固定資訊終端例如可以用作數位相框、監視器或電視機。
    上述實施方式的運算處理裝置用作圖15A至圖15D所示的電子裝置的CPU。
    如使用圖15A至圖15D所說明的那樣，本實施方式中的電子裝置的一個例子作為CPU具備上述實施方式中的運算處理裝置。
    另外，在本實施方式中的電子裝置的一個例子中，藉由使用上述實施方式中的運算處理裝置，可以在抑制耗電量的同時長時間地保持資料。因此，可以降低運算處理裝置的耗電量。
    100‧‧‧儲存單元
    111‧‧‧電晶體
    112‧‧‧電晶體
    113‧‧‧電晶體
    20‧‧‧儲存單元
    20‧‧‧電晶體
    21‧‧‧電晶體
    21‧‧‧電晶體
    21‧‧‧電晶體
    21‧‧‧電晶體
    30‧‧‧儲存單元
    30‧‧‧電晶體
    31‧‧‧電晶體
    31‧‧‧電晶體
    31‧‧‧電晶體
    31‧‧‧電晶體
    40‧‧‧儲存單元
    40‧‧‧電晶體
    40‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    41‧‧‧電晶體
    60‧‧‧元件形成層
    60‧‧‧導電層
    60‧‧‧絕緣層
    60‧‧‧半導體層
    604a‧‧‧區域
    604b‧‧‧區域
    605a‧‧‧導電層
    605b‧‧‧導電層
    606a‧‧‧絕緣層
    606b‧‧‧絕緣層
    60‧‧‧絕緣層
    80‧‧‧匯流排界面
    80‧‧‧控制裝置
    80‧‧‧高速緩衝記憶體
    80‧‧‧暫存器
    80‧‧‧指令解碼器
    80‧‧‧運算邏輯單元
    1001a‧‧‧外殼
    1001b‧‧‧外殼
    1001c‧‧‧外殼
    1001d‧‧‧外殼
    1002a‧‧‧顯示部
    1002b‧‧‧顯示部
    1002c‧‧‧顯示部
    1002d‧‧‧顯示部
    1003a‧‧‧側面
    1003b‧‧‧側面
    1003c‧‧‧側面
    1003d‧‧‧側面
    100‧‧‧外殼
    100‧‧‧顯示部
    100‧‧‧軸部
    100‧‧‧側面
    100‧‧‧臺面部
    在圖式中：圖1是說明實施方式1中的儲存裝置的例子的圖；圖2A和圖2B是說明實施方式2中的儲存裝置的例子的圖；圖3是說明實施方式2中的儲存裝置的例子的圖；圖4A和圖4B是說明實施方式3中的儲存裝置的例子的圖；圖5是說明實施方式3中的儲存裝置的例子的圖；圖6A和圖6B是說明實施方式4中的儲存裝置的例子的圖；圖7是說明實施方式4中的儲存裝置的例子的圖；圖8A和圖8B是示出實施方式5中的電晶體的結構例子的剖面示意圖；圖9A至圖9E是說明氧化物材料的結晶結構的圖；圖10A至圖10C是說明氧化物材料的結晶結構的圖；圖11A至圖11C是說明氧化物材料的結晶結構的圖；圖12A和圖12B是說明氧化物材料的結晶結構的圖；圖13A至圖13E是說明實施方式5中的電晶體的製造方法的例子的剖面示意圖；圖14是說明實施方式6中的運算處理裝置的例子的圖；圖15A至圖15D是說明實施方式7中的電子裝置的例子的圖。
    100‧‧‧儲存單元
    111‧‧‧電晶體
    112‧‧‧電晶體
    113‧‧‧電晶體
    权利要求:
    Claims (8)
    [1] 一種包括儲存單元的儲存裝置，包括：藉由成為導通狀態來控制第一資料的寫入並藉由成為截止狀態來控制該第一資料的保持的第一電晶體；包括第二閘極、第二源極及第二汲極的第二電晶體；以及包括第三閘極、第三源極及第三汲極的第三電晶體，其中，該第二源極和該第二汲極中的一方的電位是第二資料的電位，該第二閘極的電位是該第一資料的電位，該第三源極和該第三汲極中的一方電連接到該第二源極和該第二汲極中的另一方，該第三閘極的電位是該第一資料的電位，該第三電晶體的導電型與該第二電晶體的導電型相反，該第一電晶體的通道寬度每微米的截止電流為10aA以下，該第一資料儲存在該儲存單元中，該第二資料是檢索資料，並且，該儲存單元具有比較該第一資料和該第二資料來判斷該第一資料的內容的功能。
    [2] 一種儲存裝置，包括：儲存單元、第一資料信號線、第二資料信號線及選擇信號線，該儲存單元包括：包括第一閘極、第一源極及第一汲極的第一電晶體；包括第二源極、第二汲極及第二閘極的第二電晶體；包括第三源極、第三汲極及第三閘極的第三電晶體；以及包括第四源極、第四汲極及第四閘極的第四電晶體，其中，該第一源極和該第一汲極中的一方電連接到該第一資料信號線，該第一閘極電連接到該選擇信號線，該第一電晶體的通道寬度每微米的截止電流為10aA以下，該第二源極和該第二汲極中的一方電連接到該第一資料信號線，該第二閘極電連接到該第一源極和該第一汲極中的另一方，該第三電晶體的導電型與該第二電晶體的導電型相反，該第三源極和該第三汲極中的一方電連接到該第二資料信號線，該第三源極和該第三汲極中的另一方電連接到該第二源極和該第二汲極中的另一方，該第三閘極電連接到該第一源極和該第一汲極中的另一方，並且，該第四閘極電連接到該第二源極和該第二汲極中的另一方及該第三源極和該第三汲極中的另一方。
    [3] 一種儲存裝置，包括：儲存單元、第一資料信號線、第二資料信號線、第一選擇信號線、第二選擇信號線及第三資料信號線，該儲存單元包括：包括第一源極、第一汲極及第一閘極的第一電晶體；包括第二源極、第二汲極及第二閘極的第二電晶體；包括第三源極、第三汲極及第三閘極的第三電晶體；以及包括第四源極、第四汲極及第四閘極的第四電晶體，其中，該第一源極和該第一汲極中的一方電連接到該第一資料信號線，該第一閘極電連接到該第一選擇信號線，該第一電晶體的通道寬度每微米的截止電流為10aA以下，該第二源極和該第二汲極中的一方電連接到該第一資料信號線，該第二閘極電連接到該第一源極和該第一汲極中的另一方，該第三電晶體的導電型與該第二電晶體的導電型相反，該第三源極和該第三汲極中的一方電連接到該第二資料信號線，該第三源極和該第三汲極中的另一方電連接到該第二源極和該第二汲極中的另一方，該第三閘極電連接到該第一源極和該第一汲極中的另一方，該第四源極和該第四汲極中的一方電連接到該第三資料信號線，該第四源極和該第四汲極中的另一方電連接到該第二源極和該第二汲極中的另一方及該第三源極和該第三汲極中的另一方，並且，該第四閘極電連接到該第二選擇信號線。
    [4] 一種儲存裝置，包括：儲存單元、第一資料信號線、第二資料信號線及選擇信號線，該儲存單元包括：包括第一源極、第一汲極及第一閘極的第一電晶體；其中，該第一源極和該第一汲極中的一方電連接到該第一資料信號線，該第一閘極電連接到該選擇信號線，並且，該第一電晶體的通道寬度每微米的截止電流為10aA以下，包括第二源極、第二汲極及第二閘極的第二電晶體；其中，該第二源極和該第二汲極中的一方電連接到該第一資料信號線，並且，該第二閘極電連接到該第一源極和該第一汲極中的另一方，包括第三源極、第三汲極及第三閘極的第三電晶體；其中，該第三電晶體的導電型與該第二電晶體的導電型相反，該第三源極和該第三汲極中的一方電連接到該第二資料信號線，該第三源極和該第三汲極中的另一方電連接到該第二源極和該第二汲極中的另一方，並且，該第三閘極電連接到該第一源極和該第一汲極中的另一方，包括第四源極、第四汲極及第四閘極的第四電晶體；其中，該第四閘極電連接到該第二源極和該第二汲極中的另一方及該第三源極和該第三汲極中的另一方，包括第五源極、第五汲極及第五閘極的第五電晶體；其中，該第五源極和該第五汲極中的一方電連接到該第一資料信號線，並且，該第五閘極電連接到該第一源極和該第一汲極中的另一方，包括第六源極、第六汲極及第六閘極的第六電晶體；其中，該第六電晶體的導電型與該第五電晶體的導電型相反，該第六源極和該第六汲極中的一方電連接到該第五源極和該第五汲極中的另一方，並且，該第六閘極電連接到該第一源極和該第一汲極中的另一方，以及包括第七源極、第七汲極及第七閘極的第七電晶體；其中，該第七閘極電連接到該第五源極和該第五汲極中的另一方及該第六源極和該第六汲極中的一方。
    [5] 根據申請專利範圍第1項之儲存裝置，其中該第一電晶體包括形成有通道的氧化物半導體層。
    [6] 根據申請專利範圍第2項之儲存裝置，其中該第一電晶體包括形成有通道的氧化物半導體層。
    [7] 根據申請專利範圍第3項之儲存裝置，其中該第一電晶體包括形成有通道的氧化物半導體層。
    [8] 根據申請專利範圍第4項之儲存裝置，其中該第一電晶體包括形成有通道的氧化物半導體層。
    类似技术:
    公开号 | 公开日 | 专利标题
    US20180219028A1|2018-08-02|Semiconductor device
    TWI552273B|2016-10-01|半導體裝置及其驅動方法
    TWI651832B|2019-02-21|半導體裝置
    TWI570719B|2017-02-11|儲存裝置及信號處理電路
    TWI553547B|2016-10-11|半導體裝置
    TWI552315B|2016-10-01|半導體裝置及其驅動方法
    TWI573136B|2017-03-01|儲存裝置及信號處理電路
    TWI627629B|2018-06-21|儲存裝置
    TWI541981B|2016-07-11|半導體裝置
    EP2426669B1|2014-11-26|Signal processing unit with reduced power consumption and method for driving the same
    TWI521539B|2016-02-11|半導體裝置的驅動方法
    TWI511237B|2015-12-01|半導體裝置
    TWI539278B|2016-06-21|高速緩衝記憶體及其驅動方法
    TWI524347B|2016-03-01|半導體裝置及其驅動方法
    TWI525751B|2016-03-11|半導體裝置
    US8357963B2|2013-01-22|Semiconductor device
    JP6216030B2|2017-10-18|記憶装置
    JP5681570B2|2015-03-11|半導体装置
    TWI569266B|2017-02-01|算術電路及其驅動方法
    同族专利:
    公开号 | 公开日
    US8958231B2|2015-02-17|
    TWI575526B|2017-03-21|
    US20150117082A1|2015-04-30|
    US20120314470A1|2012-12-13|
    JP6216030B2|2017-10-18|
    JP2017084441A|2017-05-18|
    US9105313B2|2015-08-11|
    JP2013016243A|2013-01-24|
    KR20120137263A|2012-12-20|
    KR101950166B1|2019-02-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60198861A|1984-03-23|1985-10-08|Fujitsu Ltd|Thin film transistor|
    JPS60224189A|1984-04-23|1985-11-08|Nec Corp|Storage circuit|
    JPS629594A|1985-07-08|1987-01-17|Oki Electric Ind Co Ltd|Associative memory cell circuit|
    US4694425A|1986-07-10|1987-09-15|Intel Corporation|Seven transistor content addressable memory cell|
    US4799192A|1986-08-28|1989-01-17|Massachusetts Institute Of Technology|Three-transistor content addressable memory|
    JPS6396799A|1986-10-13|1988-04-27|Nec Corp|Associative memory|
    JPH0244256B2|1987-01-28|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||
    JPH0244260B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244258B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244262B2|1987-02-27|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244263B2|1987-04-22|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPS63308796A|1987-06-10|1988-12-16|Hitachi Ltd|Content call memory|
    JP3048608B2|1990-07-30|2000-06-05|三菱電機株式会社|半導体記憶装置|
    JPH05101681A|1991-10-08|1993-04-23|Mitsubishi Electric Corp|半導体記憶装置|
    JPH05251705A|1992-03-04|1993-09-28|Fuji Xerox Co Ltd|薄膜トランジスタ|
    JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|
    KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|
    JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|
    JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|
    JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|
    JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|
    TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|
    JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|
    KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|
    JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|
    US6421265B1|2001-03-22|2002-07-16|Integrated Devices Technology, Inc.|DRAM-based CAM cell using 3T or 4T DRAM cells|
    JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|
    JP2003123482A|2001-03-27|2003-04-25|Sony Corp|記憶データの読み出し方法および半導体記憶装置|
    JP2002368226A|2001-06-11|2002-12-20|Sharp Corp|半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器|
    JP4090716B2|2001-09-10|2008-05-28|雅司 川崎|薄膜トランジスタおよびマトリクス表示装置|
    JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|
    WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|
    JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|
    CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|
    JP3933591B2|2002-03-26|2007-06-20|淳二 城戸|有機エレクトロルミネッセント素子|
    US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|
    JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|
    US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|
    JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|
    US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|
    JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|
    JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|
    JP2004295967A|2003-03-26|2004-10-21|Kawasaki Microelectronics Kk|連想メモリ|
    JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|
    US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|
    EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|
    US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|
    US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|
    US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|
    US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|
    JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|
    US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|
    US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|
    US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|
    US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|
    US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|
    US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|
    US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|
    WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|
    AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|
    US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|
    TWI569441B|2005-01-28|2017-02-01|半導體能源研究所股份有限公司|半導體裝置，電子裝置，和半導體裝置的製造方法|
    TWI505473B|2005-01-28|2015-10-21|Semiconductor Energy Lab|半導體裝置，電子裝置，和半導體裝置的製造方法|
    US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|
    US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|
    US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|
    US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|
    US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|
    US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|
    US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|
    JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|
    US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|
    KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|
    JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|
    JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|
    JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|
    JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|
    JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|
    CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|
    TWI292281B|2005-12-29|2008-01-01|Ind Tech Res Inst|Pixel structure of active organic light emitting diode and method of fabricating the same|
    US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|
    JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|
    US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|
    US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|
    WO2007099623A1|2006-03-01|2007-09-07|Renesas Technology Corp.|半導体記憶装置|
    KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯ ＴＦＴ|
    US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|
    JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|
    JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|
    JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|
    US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|
    US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|
    JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|
    KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|
    US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|
    KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|
    US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|
    KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|
    KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|
    WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|
    JP5305731B2|2008-05-12|2013-10-02|キヤノン株式会社|半導体素子の閾値電圧の制御方法|
    JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|
    JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|
    JP5524547B2|2009-09-14|2014-06-18|ユニサンティスエレクトロニクスシンガポールプライベートリミテッド|半導体記憶装置|
    CN103794612B|2009-10-21|2018-09-07|株式会社半导体能源研究所|半导体装置|
    CN102668062B|2009-10-21|2014-12-10|株式会社半导体能源研究所|半导体器件|
    KR101167272B1|2009-11-04|2012-07-23|경희대학교 산학협력단|바이너리 내용 주소화 메모리|
    US8400802B2|2009-11-04|2013-03-19|University-Industry Cooperation Group Of Kyunghee University|Binary content addressable memory|
    KR20200096317A|2009-11-20|2020-08-11|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|
    JP5714973B2|2010-05-21|2015-05-07|株式会社半導体エネルギー研究所|半導体装置|FI100409B|1994-11-28|1997-11-28|Asm Int|Menetelmä ja laitteisto ohutkalvojen valmistamiseksi|
    JP6023453B2|2011-04-15|2016-11-09|株式会社半導体エネルギー研究所|記憶装置|
    US9318484B2|2013-02-20|2016-04-19|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|
    US10305460B2|2016-02-23|2019-05-28|Semiconductor Energy Laboratory Co., Ltd.|Data comparison circuit and semiconductor device|
    法律状态:
    2021-12-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011128974||2011-06-09||
    [返回顶部]